Альтаиру нужен f1207+
Вчера Theinq проиллюстрировали Altair FX – четырехядерный CPU high-end класса для серверных решений от AMD.
Чип оснащен общим 2-мегабайтным кэшем третьего уровня, поддерживает DDR2/1066, а отличительной особенностью этих процессоров является использование двунаправленной высокоскоростной шины HyperTransport 3.0 в конфигурации 4x8, обеспечивающей скорость передачи данных до 20.8 Гб/с (HT 1.0 в K8 работает на скорости до 8,0 Гб/с) с поддержкой PCIE 2.0 и наличие расширенного коммутатора запросов сrossbar switch, отвечающего за рациональное распределение системных запросов между ядрами, контроллером шины памяти и шиной HyperTransport. Кроме того, через сrossbar switch ядра могут взаимодействовать между собой без дополнительной нагрузки на остальные подсистемы. Поддержка этих алгоритмов возможна только на материнских платах, оснащенных сокетом по спецификации F1207+.
Также в чипе (Northbridge на рисунке – прим.ред) реализовано раздельное управление P-state переходами для каждого ядра, которые представляют собой набор индексов отношения температуры и частоты процессора, на основе которых происходит изменение частоты процессора от его загрузки или, как следствие, его рассеиваемой мощности. Максимальное и минимальное значения P-state хранятся в специальных регистрах процессора Machine Specific Registers (MSR), в то время как хранение промежуточных значений обеспечивается ACPI 2.0 BIOS’а материнской платы.
По материалам
www.3dnews.ru
www.extremetech.com
Чип оснащен общим 2-мегабайтным кэшем третьего уровня, поддерживает DDR2/1066, а отличительной особенностью этих процессоров является использование двунаправленной высокоскоростной шины HyperTransport 3.0 в конфигурации 4x8, обеспечивающей скорость передачи данных до 20.8 Гб/с (HT 1.0 в K8 работает на скорости до 8,0 Гб/с) с поддержкой PCIE 2.0 и наличие расширенного коммутатора запросов сrossbar switch, отвечающего за рациональное распределение системных запросов между ядрами, контроллером шины памяти и шиной HyperTransport. Кроме того, через сrossbar switch ядра могут взаимодействовать между собой без дополнительной нагрузки на остальные подсистемы. Поддержка этих алгоритмов возможна только на материнских платах, оснащенных сокетом по спецификации F1207+.
Также в чипе (Northbridge на рисунке – прим.ред) реализовано раздельное управление P-state переходами для каждого ядра, которые представляют собой набор индексов отношения температуры и частоты процессора, на основе которых происходит изменение частоты процессора от его загрузки или, как следствие, его рассеиваемой мощности. Максимальное и минимальное значения P-state хранятся в специальных регистрах процессора Machine Specific Registers (MSR), в то время как хранение промежуточных значений обеспечивается ACPI 2.0 BIOS’а материнской платы.
По материалам
www.3dnews.ru
www.extremetech.com
Ещё новости по теме:
18:20